G
gonewithstone
Guest
Срещам проблем, когато тичам след симулация.В netlist, клетката пристанище RXADCLK се свържете с сигнал \ uSub/uIo/uSerdesRx0/RXADCLK, както е показано по-долу:
HSR \ uSub/uIo/uSerdesRx0/HC (
. RXADCLK (\ uSub/uIo/uSerdesRx0/RXADCLK),
...................
)
Въпреки това, според след симулация форма на сигнала, има 2.2ns закъснение между RXADCLK и \ uSub/uIo/uSerdesRx0/RXADCLK.В sdf файл, няма ограничения за RXADCLK и \ uSub/uIo/uSerdesRx0/RXADCLK.Мисля, че RXADCLK и \ uSub/uIo/uSerdesRx0/RXADCLK трябва да се променят едновременно, дължащи се на Direct Connect връзка, така че аз cann't откриете причината да се обясни 2.2ns забавяне на времето.Всеки може да ми помогне?
HSR \ uSub/uIo/uSerdesRx0/HC (
. RXADCLK (\ uSub/uIo/uSerdesRx0/RXADCLK),
...................
)
Въпреки това, според след симулация форма на сигнала, има 2.2ns закъснение между RXADCLK и \ uSub/uIo/uSerdesRx0/RXADCLK.В sdf файл, няма ограничения за RXADCLK и \ uSub/uIo/uSerdesRx0/RXADCLK.Мисля, че RXADCLK и \ uSub/uIo/uSerdesRx0/RXADCLK трябва да се променят едновременно, дължащи се на Direct Connect връзка, така че аз cann't откриете причината да се обясни 2.2ns забавяне на времето.Всеки може да ми помогне?