Допълнително единица след синтез

[sheikh]

Здравейте Драг съм написал код VHDL и след това го синтез. В резултат на синтеза съдържа единица, която не е в моя път за данни (в приложената смокиня, между ADD / SUB и регистър, който е свързан с него). това е FD (32-битов D_ff), може ли да ми каже, защо ISE произвежда този уред след синтез? и как мога да променя следния код, че ADD / SUB свържете с REG_4 директно? Отношение на Mostafa

 mux4: mux_2x1_32bit порт карта (INPUT1 => C1_sig, INPUT2 => C3_sig, SEL => Select_1, OUTPUT => out_mux4_sig); процес (CLK) да започне, ако (CLK = '1 'и clk'event), след това, ако add_sub_0 = '0' out_Add_sub_1_sig CLK Rout => C4_sig)

 

[ads_ee]

шейх, out_Add_sub_1_sig е регистър, който сте следвали от REG32_bit например. Sytnthesis произвежда точно това, което кодирани. Аз не виждам проблем. Ако не искате допълнително регистър премахване на Reg_4 инстанция и извърши C4_sig задача