Добро OPA за bandgap позоваването съединение

C

cliffj

Guest
Здравейте, момчета

Както можете да видите в схематични,
налице е OPA, използвани в този bandgap дизайн.Постът силиций валидиране на данни имам за подобни дизайн е основно глоба.Искам да кажа, че биха могли да работят и с различно захранване или температура (<5mV от 2 ~ 5V и 0 ~ 100degree).Но проблемът е, че изхода напрежение на bandgap не е същото от умират да умре.(1.1 ~ 1,3 например).Дали някой има същите expericence по този въпрос?Искам да кажа, като OPA офсет, или PSRR, или трябва да има нисък импеданс буфер на OPA използвани
др ..Моля, помага ми да се реши този проблем.

стръмна скала
Съжаляваме, но трябва да имате за вход, за да видите тази закрепване

 
Има доста от фабриките, които оказват влияние върху изхода на BGR, като устройството несъответствия, процесът вариации на компактдискове ".Понякога подрязване на схеми, са добавени за определяне на този вид проблеми.

 
M12 връзка изглежда много странно.Мисля, че shold да е нещо като властта на началния етап.Не смятам, че тази схема трябва да работи на 2 ~ 5V.Ако напрежение между източника и портата на M12 ще бъде повече от Vthp това ще бъде.Но то е възможно, когато Vcc е увеличена, но Vout е да се промени.Накратко, когато Vcc-Vout> 2 * Vthp.Vout следван от Vcc.

 
Ако симулацията показва, че

VDD-Vth, р-Vdsat, р-Vth, р <Vbdg

Тогава M12 е подходящ дизайн.Иначе симулация ще подчертае този ефект.Източник на вафли разпространение може да се окаже влияние на контакт резистентност или източник на емисии на съпротивление на к * T отклонение.Така да направи анализ на к * T отклонение включително разпространението при контакт съпротивление и емитер reistance

 
могат да се компенсират напрежението на opamp.

Ето защо, Вие трябва да се компенсира ниското дизайн opamp. (биполярни opamp или големи размери CMOS opamp)

 
Мисля, че това се дължи на много фактори, като например opamp офсет, DC печалба, bandgap напрежение вариант ....др Значи в литературата, има някои статии обсъдят кривина обезщетение за bandgap напрежение.

 
Имам същото exprience.
Проблема е majorly в леярна край.Този процес не може да бъде много стабилна.
Проблемите могат да бъдат следните:
1.Несъответствие в устройства
2.Opamp Офсетов
3.Лист резистентност вариация на резистори
4.Подчертава индуцираната когато умре се нарязва и също така по време на опаковането

Обикновено това е посочено като начална точността на референтен

 
По мое мнение, VO трябва да бъде около 3 време 1.2V, това е 3.6V или над него за ниския температурен коефициент.

 

Welcome to EDABoard.com

Sponsor

Back
Top