G
Guest
Guest
Здравейте, аз имам netlist на verilog които synthezied с synopsys DC.Открих, че има някои присвоите изявлението в netlist (пр: присвоите = б).Доколкото знам, на P & R инструмент не може да приеме netlist с присвоите изявления insided.Направи ми липсва нещо?
<img src="http://www.edaboard.com/images/smiles/icon_cry.gif" alt="Плаче или много тъжно" border="0" />
Как трябва да се направи в DC да премахнат присвоите изявления, когато пиша на verilog netlist от DC?Благодаря SA жребий за любезно Ви помогне ....
<img src="http://www.edaboard.com/images/smiles/icon_rolleyes.gif" alt="Ролинг Eyes" border="0" /><img src="http://www.edaboard.com/images/smiles/icon_confused.gif" alt="Объркан" border="0" /><img src="http://www.edaboard.com/images/smiles/icon_sad.gif" alt="Тъжен" border="0" />
<img src="http://www.edaboard.com/images/smiles/icon_cry.gif" alt="Плаче или много тъжно" border="0" />
Как трябва да се направи в DC да премахнат присвоите изявления, когато пиша на verilog netlist от DC?Благодаря SA жребий за любезно Ви помогне ....
<img src="http://www.edaboard.com/images/smiles/icon_rolleyes.gif" alt="Ролинг Eyes" border="0" /><img src="http://www.edaboard.com/images/smiles/icon_confused.gif" alt="Объркан" border="0" /><img src="http://www.edaboard.com/images/smiles/icon_sad.gif" alt="Тъжен" border="0" />