ДАБ ADC симулация

S

snoop835

Guest
Здравейте момчета,

Аз съм в момента, симулиращи 8 битов ADC ДАБ.Аз тичам преходно анализ с наземни въвеждане на напрежение и на изхода се наблюдава, както е показано в приложение файлове.Блоковете за ДАБ ADC са включени както извор.Дигиталната битове, са свързани с идеална КПР.

От моя разум, ДАБ ADC отнема 9 часовник cyles да завърши една реализация (Fclk = 5MHz, 1 часовник cyle = 200ns).Първият часовник цикъл е за нулиране, и останалите часовник цикли са за ДАБ алгоритъм (8 часовник cyles).Само на 10-ти часовника cyle ДАБ представи валиден продукция.Какво пъзел ми е, че ние само трябва изхода на всяко 10-то цикъл, останалото е само за ДАБ алгоритъм сравнение (Поправи ме ако Im погрешно!).Е, как да извлечете изхода на всеки 10ти часовник cyle, така че мога да получа хубав рампата изхода напрежение.Каква е HSpice синтаксис за да направите това?Целта ми е да се получи стълбище изход напрежение с пътната връзка до входа, така че мога да се сравни това с идеална ADC и мярка INL, DNL, печалба грешка и компенсира грешката.

Надявам се, че учителите там може да ми даде някакъв съвет.

наздравици
Съжаляваме, но трябва да имате за вход, за да видите тази закрепване

 
Мисля, че можеш да мандало изхода, така че изхода е на разположение по всяко време.Също така можете да използвате идеални КПР да конвертирате цифрови изхода за аналогово waveform и DNL / INL / Gainerror / Офсетов са достъпни чрез аналоговите waveform.

 
Ablue,

Как мога да мандало изхода?Аз не разбирам какво имаш предвид.И изхода на ДАБ ADC вече е свързан с идеална КПР, както можете да видите в waveforms (прикачен файл файл).

благодарности

 
Мисля, че ако се 9 часа cyles да завърши една реализация, за преобразуване не е достатъчно.Можете да използвате бързи часовник.

 
Можете да използвате флага битов (което знамената на приключване на преобразуване) като мандало сигнал.Ако имате такива DONT малко, можете да използвате само 1 / 9 часовник като мандало сигнал.

С една дума, мисля, че Ур ДАБ ADC трябва винаги мандало на данни, така че системата може да вземе изходни данни по всяко време, също Ур adc трябва да има един флаг битов да оставите системата знам дали данните са готови или не

Съжалявам, аз canot изтеглите JPG.

Ablue

 

Welcome to EDABoard.com

Sponsor

Back
Top