Грешка в модел SIM! Моля, помогнете!

[jianhuachews]

Здравейте момчета ... Може ли някой да ми помогне да се погледне на проблема ..? Modelsim ми даде тази грешка в моя стенд за изпитване ..

# ** Грешка: C: / Потребители / Дъвчете / Desktop / columncounter tb.vhd (20): Signal "col_out" е тип ieee.std_logic_1164.STD_LOGIC_VECTOR; очакват тип ieee.NUMERIC_STD.UNSIGNED

а кода на моята програма може да се компилира ... Аз не знам какво не е наред!!

 библиотека IEEE, използването IEEE.STD_LOGIC_1164.ALL, използване IEEE.STD_LOGIC_UNSIGNED.ALL; лице column_counter програма е пристанище в std_logic (col_out: std_logic_vector (3 downto 0); RST: CLK: в std_logic); края column_counter; архитектура Поведенчески column_counter е сигнал температура: std_logic_vector (3 downto 0); започне процес (CLK) започва ако (rising_edge (CLK)) тогава, ако (RST = "1"), тогава "ТЕМП" 0 ", а други => '1 '); друг ТЕМП (1)

 

[ckshivaram]

проверите връзката тук http://www.ece.cmu.edu/ ~ kbiswas / se_man.pdf

 

[vipinlal]

Има ли допълнително полу дебелото черво, в този ред в testbench код? сигнал col_out: std_logic_vector (3 downto 0);

 

[sanju_]

col_out: std_logic_vector (3 downto 0);

, в основната си програма вътре лице, тази линия е "IN" или "OUT"?? я обяви за

 

[jianhuachews]

Здравейте момчета! благодаря за подпомагане на място грешките. Аз съм го обявили за "навън" в линията на предприятието. и също така съм отстранени екстра "," Но все пак ми дава същата грешка!

 

[sanju_]

Здравейте момчета! благодаря за подпомагане на място грешките. Аз съм го обявили за "навън" в линията на предприятието. , а също така съм отстранени екстра ","! Но все пак ми дава същата грешка

работи .. в ISIM, когато го редактирате

 

[jianhuachews]

хей sanju благодаря за опитвайки се да го компилирам! Бях го написали в друг набор от файлове с точно същия редактирани кодове и тя работи ... Чудя се защо .. ANW благодаря много за помощта момчета!