Въпрос към sram контрол (VHDL)!!

V

vvsvv

Guest
Сега, аз правя един проект за видео придобиване.
в този проект трябва да се справят с видео данни под формата на A / D (SAA7111A).
Моята мисъл се пишат "странни областта на данни", за да Sram А докато чете "дори сферата на данни" от Sram Б. и после чете "странно областта на данни" от Sram А докато пишете "дори сферата на данни" от Sram Б.

как да програма в VHDL?

ВИЕ МОЖЕ HELP ME дори и ти да ми кажеш ПРАВОТО THOUTHT!
много благодаря!<img src="http://www.edaboard.com/images/smiles/icon_rolleyes.gif" alt="Ролинг Eyes" border="0" />
 
Защо U използване овен?За какво?FPGA, ако е достатъчно бързо да се чете такава скорост като ADC отива тогава защо U съхранява временно проби в овен?Просто напишете в и четат.То doesn't смисъл за мен ...или ще DONT видите всеки детайл?

към!

 
Каква работа и искам да правя след aqusition.Може да има възможност и не могат да изискват от овен първоначално forthat perticular operatin U DONT нужда овен всяко как можете да използвате един битов брояч.когато късче е 1 нас може да съхранява данните в ram1 и когато 0 в овен 2 и можете да incriment Counter часовника на всеки цикъл.също така, вместо да използват Counter U може да се използва превключвате превключвате който toggles на всеки вход часовник пулс

чао
ashish

 
Ihave да направи някои математика след операцията видео acquestion.
Значи аз трябва да се съхранява на видео данни в Sram!

Моля, кажете ми как да се контролира CS, НИЕ, OE на Sram.

Май всякакъв вид човек, кажи ми как да мисля за времето на НИЕ, OE, данни, адрес?

Благодаря отново!

 
Мисля, че по-добре е да изтеглите данни лист SRAM които бихте употреба.
След като просто копирате waveform за четат и пишат.
не е да се твърди за приготвянето му.

 
здрасти

Да дам и някои код в verilog или vhdl за SDRAM контролер, който може да ръководство и как да се процедира с това.Просто ми кажи, в която HDL дали verilog или vhdl U искам това.

с уважение
Ashish

 
да ashishjindal76:
Аз ще бъда много оценявам ако ми дадеш малко референтния код в VHDL !!!!!!
^ _ ^

да tlp71 (AT) hotmail.com:
Имам изтеглите дейташитове на sram.
Не знам, но как да се справят с графика на
Ние, OE, данни, адрес.
Например:
как да се отложи за 8ns ние, когато ми cloclk е 13.5Mhz?
Благодаря ви отново!

Последно, но не на последно място, благодаря ти alll!

 
съжалявам!
Забравя да ви моя имейл!
Благодарим Ви за споделяне на кода си!
е моя имейл

sunhonglin (AT) 126.com

Благодаря отново!

 
не е необходимо да забави много от 8 NS.
Параметрите лист кажа, че данните са maximun или minum стойност към работата.
Можете да отидете и по-бавно, отколкото максималната честота.
Да забави някои сигнали трябва да се използва часовника и забавяне линия прави Уит флип пльосвам.
Чао.
Г.

 
|---------- Twc ------------- |
ADDRESS----/--------------------------- \ ---------------
\ ---------------------------/
/ CS___________________________________________/--------
|---- Twp ------ |
/ НИЕ -------------- \ ______________/----------------------
| - Tdw-| Tdh |
DATA---------------------/---------- \ ------
\ ----------/
Типични
мин. макс
TWP - Напишете Пулс широчина 8 ____ 8 ____ ____ 10 NS
tDW - Данни Валиден 6 ____ 6 ____ ____ 7 NS
до края на Писане
tDH - Данни Задръжте Време 0 ____ 0 ____ ____ 0 NS

tWP Напишете Пулс Ширина 8 ____ 8 ____ ____ 10 NS

Как да се контролира този sram използвайки VHDL???
Май някой да ми помогне с някои идея? (Или vhdl изходния код

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Усмивка" border="0" />Благодаря отново!

 
формат на SRAM Времето е объркана!
но това е точно в моя notepad.exe !!!!!!!
Съжалявам за това.както и да е
какво имам намерение да се използва IDT71V424S на IDT
Кои може да изглежда по дейташитове от него!
Благодаря ви отново!

 
Ю. да създавате насрещно и декодират някои valuse, ES за четене.

Counter случая е
при 5 =>
Добавяне <= <your add>
CS <='1 ';
OE <='1 ';
, когато 10 =>
CS <= "0";
OE <= "0";
Добавяне <= <your add>
, когато 15 =>
data_in <= data_ram;
, когато 20 =>
CS <='1 ';
OE <='1 ';
ehrn другите =>
"кода"
края случай;

Това е за пример, цифрите са свързани най-ви часовник честота.

 
до: tlp71 (AT) hotmail.com
Много благодаря!
Въпреки това,
не този код работи?
и не считат, U "twp и tdw, tdh" в този код?
Благодаря отново?

 
може да бъде, не е пълна, трябва да използвате VHDL sintax
процес ()
започвам

др.използване на номера, можете да намерите подходящи клиенти.

 
здрасти

тук можете да намерите vhdl модел за SDRAM контролер от Xilinx.

с уважение
Ashish
Съжаляваме, но трябва да имате за вход, за да видите тази закрепване

 
Сега проблема за забавяне и може да реши, че помощта гишета и
/ или смяна регистри, което не е голяма работа.Ако можете да ми изпратите някои детайли от Ур проекта може да бъде и ще бъде в по-добра позиция да помогне U изложени.Просто ми кажи какво трябва U

чао
ashish

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top