Въпрос за източване на БНТ в този дизайн

M

MSRA

Guest
аз имам въпроси, да поиска 1) Предполагам, че веригата на MOSFET, в която на изтичане 10v източник е свързан с източник на ток, между него, дренажни и порта са shorted.then Y не 10v ще се появи на вратата (или източник) , спомнете си за източване на това БНТ е свързан с други източване на други БНТ. PLZ решаване на този проблем на моя.
 
може да ви моля скица груб диаграма на вашата верига ..
 
Здрасти ... по веригата са изготвили, няма късо между изтичане и врата, като е посочено. така че не е средството, чрез което тази схема може да действа като огледало, защото ние никога не може да се каже, дали FETs са наистина при насищане. (И аз не можех да разбера защо сте имали взаимосвързани thedrains?). в случай че ви е свързан източване на врата на един от на БНТ, тогава ще може да се приеме, спад на напрежението на крайните съпротивление на изхода на източник на ток, а оттам и същите 10 волта не може да се почувства на портите. Надявам се, че съм прав с моите аргументи. ако не е някой моля коригирайте ме.
 
За съжаление оригиналната схема е това. Plz да обясни това.
 
Не забравяйте, че източник на ток, винаги ще има спадане на напрежението, така че напрежението за източване ще бъде 10 V минус напрежението, консумирана от източника. Bye Bye diemilio
 
е cascode огледало / източник. Не, няма, защото някои напрежението ще да отпадне в целия краен изход съпротива на текущия източник, който сте се свързали с източване на първата БНТ.
 
Здравейте .. от ф верига, изготвен ясно, че той няма actas Curr огледало .. Y bcoz Curr огледалото съм 1 БНТ като свързан диод (г, D на късо), така че да alwz работи в насищане .. така го карам ток и произвежда някои VGS, които ще б прилагат други БНТ и задвижва същото Curr.
 
този CKT няма да действа като огледало, защото VGS на двете най-NFETS не Банско не е задължително да е същото.
 
VG = Vd, че означава, че означава, че MOSFET винаги работи на насищане. тогава аз = к / 2 (VGS-VT) ^ 2 С помощта на тази конфигурация просто си MOSFET отворен през цялото време и почти постоянен ток преминава през него. То действа като активен товар (резистор). Ние използваме тази топология, защото: 1. Има по-компактен дизайн на оформление, отколкото използване на действителната резистор устройство. 2. Можете да управление на напрежението на изхода на вашия резистор. Мисля, която покрива всичко. D.
 

Welcome to EDABoard.com

Sponsor

Back
Top