S
suria3
Guest
Здравейте момчета, аз съм проектирал водача LVDS с 3.3V захранване. Използвал съм на 1.8V транзистори в драйвера дизайн да помогне в напрежение ограничение височина и глоба работа. Сега, аз имам проблем с моя дизайн, когато рампата до захранването от 0V до 3.3V с време на нарастване от 10ns. От преходно симулация забелязах, че аз съм се напрежението въпрос разбивка от някои от транзистори, които надвишават 1.98V. Моят въпрос тук е, че имам нужда да се тревожи по този въпрос транзистор разбивка поради рампата, или е нормално да има тази почивка надолу, докато ескалирайки до захранващото напрежение. Моля, обяснете. Благодаря, Suria.