Въпроси относно ОТА

S

shady205

Guest
Здравейте приятели ..

Имам 2stage ОТА и първият етап е само разликата чий усилвател резултати задвижва от сгънати cascode ОТА.

как да се увеличи печалбата, PM UGB на система, като се използват транзистори въвеждане на етапи, така и на резистор.

Ако е така моля разработва обяснение Ур ...Благодаря предварително.

Shady205
Последно редактиран от shady205 на 08 Oct 2008 9:54; Редактирано общо 1 път

 
За ОТА, за увеличаване на печалбата, трябва да се увеличи в управителните органи на входа етап от увеличаване на входа на транзистора Ш / Д, или увеличаване на входа на транзистора biasing ток.и необходимостта от увеличаване на съпротивлението продукция, тъй като общата печалба е G = GM * Rout, да се увеличи Rout, намаляване на етап производство Ш / Д, намаляват производителността biasing ток.

 
Можете ли да опишете Вашия верига по-добре?

Или още по-добре, качване на снимка

 
Първият етап е прост усилвател разлика .. кой изход е да се свържете сгънати cascode (N терминал: вход) ..

С се променя предусилвател W / л и сгънати cascode I / PW / л .. как можем да увеличим печалбата .. ч., и UGB.

 
Съжалявам, но аз все още не го виждам.

Когато казваш просто усилвател диференциал, искаш да кажеш с един раз двойка?В противен случай, какъв усилвател?Колко етапи?

Ако това е само един чифт разл и ФК, тогава имате два етапа, вярно, но само 1 ПЕЧАЛБА етап, е, че вярно?

Каква е печалбата сега?PM?UGW?

Хайде де!Това е вашият въпрос, можете да направите повече!

<img src="http://www.edaboard.com/images/smiles/icon_confused.gif" alt="Объркани" border="0" />
 
Един печалба ОТА може да бъде увеличена чрез намаляване на ток (пристрастия).За plcament полюс, променете стойността кондензатор обезщетение

 
ОСП е също така фиксирани ...

Единственият вариант, който имаме, е за промяна на натоварването Cascode W / L....and

Можем също така да увеличи или намали текущите .. с помощта на първия етап опашка транзистор ...

 
Здравейте shady205

Тъй като първият етап е cascode в платежния модул може да бъде подобрено чрез свързване на кондензатор обезщетение от нисък импеданс възел на cascode етап висок импеданс възел на втория етап.Това ще намали ефектът на нула, и увеличава ч. малко.

Ако увеличите на Л от дъното най-много и най-горната транзистор в cascode, ще ефективно увеличаване на резистентността продукция.Това може да се засили и на печалбата за сметка на BW.Изразът за изход съпротивление ~ GM1.RO 1.ro2.
да се грижи изцяло в Правейки това, както може да се наложи да се промени biasing схема, както добре.

 
Здрасти ... prince_123Първият етап не е cascode ....

Първият етап е само предусилвател ....

Вторият етап е сгънат cascode ...

.... Shady205

 
Можете ли да публикувате схема,
Той ще бъде много по-лесно да коментира след това

 
Тук е Circuit:

Забележка: суровини са сигнали с висока честота ... Така че ние трябва да използвате РОР Транзистори ..и аз трябва да имат нисък вход капацитет ..

Натоварването на ОСП се определя ..
Съжалявам, но трябва вход, за да видите този прикачен файл

 
Мисля, че можете да получите някои допълнителни печалби чрез увеличаване на тока в първия етап
От Ш / Д се определя GM = 2 * I / VoV, увеличаване на GM ще увеличи и оттам върху всички печалба.

 
Мога да ви кажа как да се подобри DC печалба.

Първият избор, да се подобри малко е да се повиши Л от текущата PMOS огледала.Обърнете внимание на напрежението стая.

Ако това не е достатъчно, можете да подобрите печалбите У много / O BW променя с помощта на регулиран cascodes.Това е хубава техника, можете да прочетете повече тук: --

http://www.edaboard.com/viewtopic.php?t=316649

 
Здравейте PaloAlto ..

Аз не мисля, че променя архитектурата е по-добър отговор ... ако аз трябва да променя структурата и би направил дълъг обратно ..Здравейте Принц 123
Съгласен съм с ф и аз имам извършва чрез увеличаване на текущата .. то би могло да повиши ток до редица, че опашката транзисторите не приплъзване към линейно област .. ако изобщо трябва да се увеличава още повече и се нуждаят от промяна на пристрастие inorder схема за намаляване на Vds още повече ...

Но основният проблем е с Фаза марж ... аз трябва да поддържа фаза граница от 55 до 65 градуса в 12 db ...и в UGB на маржа фаза не да премине 90 градуса.

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top