Време ограничение за сканиране щифтове

[ken_ooi]

Аз съм физически оптимизация за моя дизайн, използвайки физически компилатор. Pls съвети какво е най-добрият начин за ограничение на времето за сканиране и сканиране на портове. Ето някои мога да се сетя, но не знам кой е по-добре, или дали има други appropraite начин за ограничение на времето за сканиране щифт? 1) пътека multicycle на всички сканиране в пин 2) няма ограничение на времето за сканиране и сканиране щифтове

 

[funzero]

когато правиш ДАТ, деактивирате сканиране на пътя по команда като set_constant_for_timing

 

[yuzhicai]

set_case_analysis на сканиране подложка

 

[atremp]

Hi: сканиране / сканира изложени Осите могат да бъдат посветени щифт за изпитване или споделени с други вход / изход щифтове. Както знаете, в тестов режим, ние обикновено се използват тест часовник, който е ниска тактова честота (обикновено 10M часовник). Така че в тестов режим, ние се грижим задръжте времето повече, ако са налице някои настройка нарушения, ние просто по-ниска честота на тест часовник, за да ги разреши. Според по-горе, ние използваме функционалните ограничения в споделени сканиране входно / изходни пина по време на процеса на синтез, тъй като това функцията часовник е по-критично, отколкото тест часовник. И с "set_case_analysis" команда в процес на ДАТ.

 

[eixeix]

Обикновено в тест за сканиране, часовник работи на по-ниска честота. В ДАТ, можете да използвате анализ случай, за да проверите времето на функционален режим и режим на тест с различни ограничения за времето. Игнориране на времето по пътя за сканиране е опасно.