dude123_400
Регистриран на: 01 Oct 2009
Мнения: 2
|  01 Oct 2009 6:55 Re: DC синтез на синхронизиране Г-флип-карти на флопа да unnexpected Flo | | |
|
| Проблемът Аз съм като е възпроизводими W / на class.db библиотека технология разпределени по W / synopsys дизайн компилатор.
Имам много прост синхронен, активно-високо нулиране Г-flipflop, което аз очаквам то да бъде назначено
на техно-картирани FD2S флопа (class.db). Въпреки това, DC го синтезират на Г-flipflop D1
без някои допълнителни логика Fanning-в "Reset 'CD въвеждане на ПИН код. Картирането е вярна, но аз се надявах
че няма да има допълнително логика. Аз се опитах различни трикове W / DC да направят това, което аз картографиране
се очаква, но не са били успешни.
Има ли някой там, който да знае да каже DC да използвате флоп "правилното", обвързването си "ясни" въвеждане на ПИН на най-пинов ниво възстановите?
Ето информацията за възпроизвеждане
Verilog изходния код
модул (B, C, D, E);
вход Б, В;
вход [10] г, д;
обл [10] д;
/ / synopsys sync_set_reset в
Винаги @ (posedge б)
IF (в)
д <= 2'd0;
в противен случай
започвам
д <= D;
приключвам
endmodule
Тук е моят syn.tcl синтез скрипт (не забравяйте да настроите връзката и библиотека цел да class.db преди извор този скрипт)
анализираме библиотека работата test2.v формат Verilog
разработване на работата в библиотека
съставят
пиша-формат Verilog-изходни a_mapped.v
Ето a_mapped.v
модул (B, C, D, E);
вход [10] г;
производство [10] д;
вход Б, В;
тел N3, N6, N7, N8;
FD1 \ e_reg [1] (. Г (N6),. CP (б),. Q (д [1])); / / <<<<<<<<---- Не Resettable флопа
FD1 \ e_reg [0] (. Г (N3),. CP (б),. Q (д [0])); / / <<<<<<<<---- Не Resettable флопа
NR2 U7 (. А (N7),. Б (в),. Z (N6));
IV U8 (. А (г [1]),. Z (N7));
NR2 U9 (. А (N  ,. Б (в),. Z (N3));
IV U10 (. А (г [0]),. Z (N );
endmodule
Added след 1 час 36 минути:
За тези от вас, които са acess до документацията Synopsys:
Отговорът се крие в следните DOC:
Състав Дизайн Оптимизация Референтен наръчник, версия C-2009.06, Глава 8 "Sequential картиране". |
|
dude123_400
Регистриран на: 01 Oct 2009
Мнения: 2
| 01 Oct 2009 19:24 Re: DC синтез на синхронизиране Г-флип-карти на флопа да unnexpected Flo | | |
|
| За съжаление, моята грешка при копиране и вмъкване на код. Не съм сигурен, ако трябва да правя W / на емотикони или нещо такова ...
Както и да е дефиницията на "D" и "д" трябва да се чете в:
вход [1: 0] г, д;
обл [1: 0] д;
Оказва се, бюджетите DC синтеза по такъв начин, че той винаги ще се добавят допълнителни логика в предната част на Г-Flip-Flop данни за закрепване, освен ако не сте задали флопа какво точно искате да използвате.
За щастие, всички тези подробности са добре документирани в:
Състав Дизайн Оптимизация Референтен наръчник, версия C-2009.06, Глава 8 "Sequential картиране". |
|
