Правила | Последни постове | темата RSS | Търсене | Регистрация | Вход

Lib и netlist проверки



Post new topic Reply to topic EDAboard.com Форуми -> ASIC дизайн Методология & Инструменти (Digital) -> Lib и проверки netlist
Арабски версия Българска версия Каталонски версия Чешка версия Датска версия Немска версия Гръцки версия Английска версия Испански версия Фински версия Френска версия Хинди версия Хърватски версия Индонезийски версия Италианската версия Иврит версия Японска версия Корейски вариант Литовски версия Латвийски версия Нидерландски език Норвежки версия Полски версия Португалски версия Румънски версия Руска версия Словашка версия Словенски версия Сръбската версия Шведска версия Тагалог версия Украински версия Виетнамски версия Китайски версия
Автор Съобщение
designer_ec



Присъединил се: 31 Март 2007
Мнения: 64


Post 04 юли 2009 11:09 Lib и проверки netlist

Здрасти,

Преди изпълнението на блок или пълно чип имаме нужда някой да се провери в даден вход файлове.

Моля някой опише подробно за по-долу въпроси.

1.What са проверките трябва да се направи в дадена логическа libs & физически libs? Моля, опишете подробно за тези проверки, и как да решите тези проблеми?

2.What са проверките трябва да се направи в дадена netlist? Моля, опишете подробно за тези проверки & как да решите тези проблеми?

3.What са други проверки, ние трябва да направим? Искам да кажа какви са проверки, ние трябва да се направи в другите I / P файлове?
Обратно към началото
View user's profile
ljxpjpjljx



Присъединил се: 05 май 2008
Публикации: 410
Подпомогнат: 9
Местоположение: Shang Хаи


Post 05 юли 2009 7:21 Re: Lib и netlist проверки

които appication на вашия проект?
Обратно към началото
View user's profile
khansal_be



Присъединил се: 04 юли 2009
Мнения: 4
Местоположение: Карачи


Post 05 юли 2009 7:30 Lib и netlist проверки

Хей designer_ec сте там, които не са споменати софтуер, който се говори.
първо се спомене, че OK
Обратно към началото
View user's profile
designer_ec



Присъединил се: 31 Март 2007
Мнения: 64


Post 05 юли 2009 18:34 Re: Lib и netlist проверки

Ей това не е свързано към софтуер или application.I съм питам за това, което са проверки трябва да се направи в логиката & физически libs, netlist & SDC и други въвеждане на файлове преди да започнете изпълнението на физически дизайн.
Обратно към началото
View user's profile
Post new topic Reply to topic EDAboard.com Форуми -> ASIC дизайн Методология & Инструменти (Digital) -> Lib и проверки netlist
Страница 1 от 1 Всички времена са GMT 2 Часа


Abuse | | Управление | | Модератори | | Подкрепете ни | | карта на сайта
Темата RSS