Правила | Последни постове | темата RSS | Търсене | Регистрация | Вход

SDRAM проблем



Post new topic Reply to topic EDAboard.com Форуми -> PLD, SPLD, GAL, CPLD, FPGA Дизайн -> SDRAM проблем
Арабски версия Българска версия Каталонски версия Чешка версия Датска версия Немска версия Гръцки версия Английска версия Испански версия Фински версия Френска версия Хинди версия Хърватски версия Индонезийски версия Италианската версия Иврит версия Японска версия Корейски вариант Литовски версия Латвийски версия Нидерландски език Норвежки версия Полски версия Португалски версия Румънски версия Руска версия Словашка версия Словенски версия Сръбската версия Шведска версия Тагалог версия Украински версия Виетнамски версия Китайски версия
Автор Съобщение
cool.rezaul



Присъединил се: 28 Март 2009
Мнения: 1


Post 02 юли 2009 20:02 SDRAM проблем

for my XUP virtex 2 pro development board . Здравейте аз съм с Kingston 512MB SDRAM за моята XUP virtex 2 пропорционално развитие на борда. Аз работя върху изображението филтриране, където трябва да се прехвърлите файла с изображението на SDRAM и после филтър го въвеждат данните на Брам години. Аз съм се удари в следните стъпки:

. 1. Как мога да изпратя целия имидж файл на SDRAM. Мога да оставя някои данни за SDRAM използвайки EDK C код, който е както следва

# определят XPS_MEM_RAM 0x60000000 / / това е началният адрес на
/ / The SDRAM, както е предвидено от EDK, когато се добавя тя да ми система
Xuint32 * RAM;
RAM = XPS_MEM_RAM;
RAM [I] = 0x12345678;

Но как да изпрати пълния файл ... Също така не съм сигурен дали процедурата Последвах е напълно прав ли съм???

. 2. Как мога да въвеждат данните си (което е в SDRAM) към Брам. Мога ли да добавите Брам ми EDK система, както и добавя SDRAM ... Ако е така как??? Аз също се опитаха да получите достъп до SDRAM с VHDL код, но е тихо сложно. Аз също чух за SDRAM контролер, но не намери за моята SDRAM.

Моля, показват ми нещо за всеки от двата проблеми.
Обратно към началото
View user's profile
Post new topic Reply to topic EDAboard.com Форуми -> PLD, SPLD, GAL, CPLD, FPGA Дизайн -> SDRAM проблем
Страница 1 от 1 Всички времена са GMT 2 Часа


Abuse | | Управление | | Модератори | | Подкрепете ни | | карта на сайта
Темата RSS