нула плънка

	EDAboard.com Форуми -> ASIC дизайн Методология & Инструменти (Digital) -> нула плънка

Автор

Съобщение

Mkanimozhi

Присъединил се: 08 август 2007
Публикации: 126

02 юли 2009 11:04 нула плънка
Tags: нула плънка код в verilog

Трябва да се приложат нулева плънка, но когато се опитах в моя логика в изхода Im Getting малък проблем, за моята нулева плънка вход е сериен вход и изход и сериен изход, мога ли да получите код в verilog или vhdl

с уважение
kanimozhi

Обратно към началото

ksrinivasan

Присъединил се: 29 юни 2009
Мнения: 4
Местоположение: Индия

02 юли 2009 12:25 Re: нула плънка

Kani

Просто минете през тези връзки

http://homepages.cae.wisc.edu/ ~ ece601/fall01/project/project_f01.pdf
http://www.msc-ge.com/download/lattice/files/rd1009.pdf
http://faculty.ksu.edu.sa/abouelela56/Pages/Thises-all.aspx

тя не е като vhdl код
но somw материали, които могат да бъдат полезни за U

са U от APEC, MMR

Srinivasan K

Обратно към началото

EDAboard.com Форуми -> ASIC дизайн Методология & Инструменти (Digital) -> нула плънка

Страница 1 от 1

Всички времена са GMT 2 Часа