Правила | Последни постове | темата RSS | Търсене | Регистрация | Вход

нула плънка



Post new topic Reply to topic EDAboard.com Форуми -> ASIC дизайн Методология & Инструменти (Digital) -> нула плънка
Арабски версия Българска версия Каталонски версия Чешка версия Датска версия Немска версия Гръцки версия Английска версия Испански версия Фински версия Френска версия Хинди версия Хърватски версия Индонезийски версия Италианската версия Иврит версия Японска версия Корейски вариант Литовски версия Латвийски версия Нидерландски език Норвежки версия Полски версия Португалски версия Румънски версия Руска версия Словашка версия Словенски версия Сръбската версия Шведска версия Тагалог версия Украински версия Виетнамски версия Китайски версия
Автор Съобщение
Mkanimozhi



Присъединил се: 08 август 2007
Публикации: 126


Post 02 юли 2009 11:04 нула плънка
Tags: нула плънка код в verilog

Трябва да се приложат нулева плънка, но когато се опитах в моя логика в изхода Im Getting малък проблем, за моята нулева плънка вход е сериен вход и изход и сериен изход, мога ли да получите код в verilog или vhdl

с уважение
kanimozhi
Обратно към началото
View user's profile
ksrinivasan



Присъединил се: 29 юни 2009
Мнения: 4
Местоположение: Индия


Post 02 юли 2009 12:25 Re: нула плънка

Kani

Просто минете през тези връзки

http://homepages.cae.wisc.edu/ ~ ece601/fall01/project/project_f01.pdf
http://www.msc-ge.com/download/lattice/files/rd1009.pdf
http://faculty.ksu.edu.sa/abouelela56/Pages/Thises-all.aspx

тя не е като vhdl код
но somw материали, които могат да бъдат полезни за U

са U от APEC, MMR

Srinivasan K
Обратно към началото
View user's profile
Post new topic Reply to topic EDAboard.com Форуми -> ASIC дизайн Методология & Инструменти (Digital) -> нула плънка
Страница 1 от 1 Всички времена са GMT 2 Часа


Abuse | | Управление | | Модератори | | Подкрепете ни | | карта на сайта
Темата RSS