Правила | Последни постове | темата RSS | Търсене | Регистрация | Вход

Verilog AMS



Post new topic Reply to topic EDAboard.com Форуми -> PLD, SPLD, GAL, CPLD, FPGA Дизайн -> Verilog AMS
Арабски версия Българска версия Каталонски версия Чешка версия Датска версия Немска версия Гръцки версия Английска версия Испански версия Фински версия Френска версия Хинди версия Хърватски версия Индонезийски версия Италианската версия Иврит версия Японска версия Корейски вариант Литовски версия Латвийски версия Нидерландски език Норвежки версия Полски версия Португалски версия Румънски версия Руска версия Словашка версия Словенски версия Сръбската версия Шведска версия Тагалог версия Украински версия Виетнамски версия Китайски версия
Автор Съобщение
brenox



Присъединил се: 27 Ноември 2008
Публикации: 6


Post 27 юни 2009 21:30 Verilog AMS

Здравейте, казвам се Breno и аз съм от Бразилия, така че аз се извинявам за моя английски.
Аз съм изучаване verilog AMS за изпълнение аналогова към цифрова конвертор. Моето съмнение е за това, как мога да симулират аналогов модул? Опитах се да симулират някои примери, дадени в страницата http://www.designers-guide.org/VerilogAMS/ но не само могат да симулират примери с цифрови блокове работи скрипта, защото те идват с най-модул с разширение. Vams и testbench инча vams, или и двете инча се предлага удължаване на срока. Но когато се опитах симулира аналогов модул, те идват с горната модул инча vams и testbench инча scs разширение. И сценария е просто "#! / Хамбар / SH; спектър testbench.scs". Моят въпрос е:
- Как мога да симулират аналогов модул? Дали го с testbench инча scs?
- Какво е скрипта за правене на симулация? Е само "привидение testbench.scs"? Тази команда "призрак" не се признават от каденца симулатора.
- Може ли да ми изпратите един пример на аналогови модула с testbench, скриптове и някои разпечатки на вълните е резултат на симулация?
- Мога ли да направя testbench в разширението. Vams за аналогови модули?
- Къде мога да науча повече за вземане verilog AMS testbenchs?

Тъй като сега, аз оценявам. Благодарности.

Breno
Обратно към началото
View user's profile
Post new topic Reply to topic EDAboard.com Форуми -> PLD, SPLD, GAL, CPLD, FPGA Дизайн -> Verilog AMS
Страница 1 от 1 Всички времена са GMT 2 Часа


Abuse | | Управление | | Модератори | | Подкрепете ни | | карта на сайта
Темата RSS