часовник и възстановяване на данни

EDAboard.com Форуми -> PLD, SPLD, Гал, CPLD, FPGA дизайн -> часовник и възстановяване на данни

Автор

Съобщение

vinod_g

Регистриран на: 29-ти ноември 2006 г
Мнения: 72
Подпомогнат: 6

30 декември 2008 год. 7:10 часовник и възстановяване на данни

Аз изискват CDR (часовник и възстановяване на данни) модул. Е то вече е на разположение в FPGA или ние трябва да измислят?

Върнете се в началото

ducna

Регистриран на: 19-ти януари 2006
Мнения: 16

06 Jan 2009 5:06 Re: часовник и възстановяване на данни

Аз съм familar с Xilinx, така че нямам представа за други семейства, но мисля, че те са напълно еднакви. В Xilinx, на не е неразделна част CDR, но за щастие има някои App отбелязва, като: xapp224, xapp250, xapp868, ... много usuful за подаване на заявления CDR. Също така, можете да проверите в Интернет с Google, има много информация за вас

Надявам се това да помогне,

Върнете се в началото

Google
AdSense
Google Adsense

06 Jan 2009 5:06 Реклами

Върнете се в началото

amitjagtap

Регистриран на: 10-ти януари 2007
Мнения: 124
Подпомогнат: 6

23-ти януари, 2009 11:53 часовник и възстановяване на данни

здрасти
В някои FPGA CDR е там. В Xilinx FPGA мениджъри Часовник са там. U може да проектира просто н CLK за възстановяване на данни ckt използва ръба детектор и висока честота брояч ....

Върнете се в началото