| Автор | Съобщение |
|---|
Mehdi1357
Присъединил се: 18 Януари 2008
Мнения: 14
|  26 август 2008 9:17 Dual ръба Counter в VHDL? | | | Tags: нарастващите ръба vhdl vhdl Counter vhdl нарастващите vhdl процес попадащи ръба vhdl попадащи ръба vhdl нарастващите ръба Counter процес vhdl |
|
| Здравей everbody
Как да напиша един процес в VHDL за двойна ръба Брояч (Counter повишава стойността си всеки път, когато нараства или попадащи ръба случва)?
благодарности |
|
| Обратно към началото | |
 |
avimit
Присъединил се: 17 Ноември 2005
Публикации: 414
Подпомогнат: 68
Местоположение: Самолети, Великобритания
| | 26 август 2008 10:59 Re: Dual ръба Counter в VHDL? | | | Tags: край Counter |
|
| Вие ще трябва да имат 2 броячи, който работи по-Айв край, както и други, които работят на Айв ръба. Всяка Counter няма увеличение на броя с 2. Един ще започне с 0 останалите ще започне с 1. След това можете да multiplx на O / P стойност, както желае.
Кр.,
Ави |
|
| Обратно към началото | |
|
Mehdi1357
Присъединил се: 18 Януари 2008
Мнения: 14
| | 27 август 2008 14:33 Re: Dual ръба Counter в VHDL? | | | Tags: край vhdl vhdl ръба vhdl процес по ръба vhdl vhdl ръб |
|
| Здрасти
Оценявам вашата answer.is има по-просто решение за обработка на ръбовете на входния сигнал в процес block.please пиша VHDL код.
с най-добри пожелания. |
|
| Обратно към началото | |
|
avimit
Присъединил се: 17 Ноември 2005
Публикации: 414
Подпомогнат: 68
Местоположение: Самолети, Великобритания
| | 27 август 2008 15:33 Re: Dual ръба Counter в VHDL? | | |
|
| Не съществува не прости отговори или метод, за да направите това по един процесуален кодекс, който ще бъде synthesizeable
Кр.,
Ави |
|
| Обратно към началото | |
|
FvM
Присъединил се: 22 Януари 2008
Мнения: 3812
Подпомогнат: 581
Местоположение: Бохум, Германия
| |
| Обратно към началото | |
|
mmarco76
Присъединил се: 04 Януари 2008
Мнения: 85
Подпомогнат: 6
| | 27 август 2008 16:21 Dual ръба Counter в VHDL? | | |
|
| Вашият въпрос е много прост.
Ако сигнала, който искате да разчита е часовника просто кода си, ще бъде нещо като това:
процес (нулиране, clk).
започвам
ако нулиране = "1" и след това
Counter <= (другите => "0");
elsif clk'event тогава
Counter <= брояч 1;
край, ако;
края процес;
Ако искате да разчита на сигнал, че не е часовник, но е clocked от вашия часовник при определени условия (сигнал последните най-малко 3 clk преди променящите състояние) може да се открие 2 предни, а след това увеличавате борбата с тях.
Надявайки се да ти помогна с този прост отговор.
Ако е необходимо повече помощ попитам с повече подробности. |
|
| Обратно към началото | |
|
lucbra
Присъединил се: 30 Октомври 2003
Публикации: 151
Подпомогнат: 5
Местоположение: Белгия
| | 05 Sep 2008 16:22 Re: Dual ръба Counter в VHDL? | | |
|
| | Да, но този код НЕ synthesisable. Там не е хардуерно FF, че подкрепя това. |
|
| Обратно към началото | |
|
karikalan_t79
Присъединил се: 20 Октомври 2008 година
Мнения: 99
Подпомогнат: 1
| | 22 октомври 2008 6:27 Re: Dual ръба Counter в VHDL? | | |
|
| | Инструментът ще кажа това е impoosible да присъствам на следващите в проектирането и в резултат на грешка |
|
| Обратно към началото | |
|
Mehdi1357
Присъединил се: 18 Януари 2008
Мнения: 14
| | 22 октомври 2008 12:12 Re: Dual ръба Counter в VHDL? | | | Tags: xilinx ise нарастващите ръба попадащи xilinx попадат и расте край Counter нарастващите ръба или попадащи ръба нарастващите ръба попадащи ръба xilinx xilinx нарастващите ръба попадащи ръба xilinx попадащи край ръба Counter код |
|
| | mmarco76 написа: | Вашият въпрос е много прост.
Ако сигнала, който искате да разчита е часовника просто кода си, ще бъде нещо като това:
процес (нулиране, clk).
започвам
ако нулиране = "1" и след това
Counter <= (другите => "0");
elsif clk'event тогава
Counter <= брояч 1;
край, ако;
края процес;
|
Оценявам ви за отговора, но кода не е synthesizeble в ISE версия 10,1 (свързани с Xilinx на продукции).
този проблем ще се реши с помощта на двата процеса, по един за повишаване край, а друга за попадащи край тогава ние трябва да смесват тези резултати заедно.
с най-добри пожелания. |
|
| Обратно към началото | |
|
Core1
Присъединил се: 17 октомври 2008
Мнения: 1
| | 23 декември 2008 0:12 Re: Dual ръба Counter в VHDL? | | | Tags: HDL двойна ръба clk vhdl нараства и попадащи ръба нарастващите ръба vhdl vhdl Counter vhdl двойна clk ръба vhdl процес попадащи ръба vhdl попадащи ръб |
|
| | Mehdi1357 написа: | Здравей everbody
Как да напиша един процес в VHDL за двойна ръба Брояч (Counter повишава стойността си всеки път, когато нараства или попадащи ръба случва)?
благодарности |
Това не е синтезатор, това е целта
Погледни този прост код: (За съжаление, аз съм verilog човек)
Винаги @ (posedge clk или negedge clk)
X = X 1;
Тя е synthesizable и не работят в някои CPLD е като XC2Sxx (Xilinx)
Целевата вас момент синтезатор да трябва да са с двойна ръба подкрепа. |
|
| Обратно към началото | |
|
Nir Dahan
Присъединил се: 19 май 2008
Мнения: 73
Подпомогнат: 6
Местоположение: Мюнхен, Германия
| |
| Обратно към началото | |
|
