Правила | Последни публикации | RSS тема | Търсене | Регистрация | Вход

Флип Флоп


Post new topic Reply to topic EDAboard.com Форуми -> ASIC дизайн методики & Инструменти (Digital) -> Flip Flop
Автор Съобщение
p_shinde



Регистриран на: 25-ти февруари 2006 година
Мнения: 299
Подпомогнат: 4
Местоположение: Токио


Post 28-ми март 2006 17:31

Флип Флоп


моля някой да каже на circuled състояние

Въпрос как да съм от 0 до 1 до 4?

Pls проверите приложен документ


си по неотложни

благодарности,
Прасад


Съжалявам, но трябва вход, за да видите този прикачен файл

Върнете се в началото
mendozaulises



Регистриран на: 08 Mar 2006
Мнения: 58
Подпомогнат: 7


Post 28-ми март 2006 22:45

Re: Флип Флоп


Всички джапанки има истина таблица, където Q е сегашното състояние, това състояние промени по едно се повишават или понижават край на часовника в зависимост от стойностите на входа (J, K или S, R, или просто Г).
Проверете, за да видите как работи Джоан флип флоп. Когато J = 0 и K = 1, джапанки запазва състоянието си, тя ми се струва на документа, който да не е наред.


http://hyperphysics.phy-astr.gsu.edu/Hbase/electronic/jkflipflop.html # C2
Върнете се в началото
yeechyan



Регистриран на: 14-ти юни 2004
Мнения: 111
Подпомогнат: 1


Post 29-ти март, 2006 3:43

Флип Флоп


Започнете с истината таблица на тригера, след това при проектиране на схема за това.
Върнете се в началото
Google
AdSense
Google Adsense




Post 29-ти март, 2006 3:43

Реклами




Върнете се в началото
PRA



Регистриран на: 08 Jan 2005
Мнения: 98
Подпомогнат: 7


Post 29-ти март, 2006 10:32

Флип Флоп


Ако си един Дж. флип флоп тогава Ур документ не е наред ..
ако искаш да проектират тази таблица истината, тогава може U дизайн с решаването на истината таблица
Върнете се в началото
Арабски версия Българска версия Каталонски версия Чешки език Датската версия Немски език Версия на гръцки език Английска версия Испанска версия Версия на фински език Френски език Хинди версия Хърватски версия Индонезийски версия Италиански език Иврит версия Японска версия Корейски вариант Версия на литовски език Версия на латвийски език Холандски версия Норвежки версия Полска версия Португалски език Румънски версия Руска версия Словашка версия Версия на словенски език Сръбски версия Шведски език Тагалог версия Украински версия Виетнамски версия Китайски версия
Post new topic Reply to topic EDAboard.com Форуми -> ASIC дизайн методики & Инструменти (Digital) -> Flip Flop
Страница 1 от 1 Всички времена са GMT 2 Часа
Подобни теми:
DC синтез на синхронизиране Г-флип-карти на флопа да unnexpected флопа ... (2)
Дж. К. и SR деривация флип флоп флип флоп от Г (2)
Всички джапанки в FPGA са Г флип флоп? (7)
флип флоп (2)
Г Флип Флоп (3)
Дж. флип флоп! (1)
флип флоп (8)
г флип флоп (1)
Г флип флоп (7)
флип флоп (6)


Злоупотреба | | администратор | | Модератори | | Подкрепете ни | | карта на сайта
RSS тема