електроника форум

Правила | Последни публикации | RSS тема | Търсене | Регистрация | Вход

създаване на указатели в Verilog


Post new topic Reply to topic EDAboard.com Форуми -> ASIC дизайн методики & Инструменти (Digital) -> Създаване на указатели в Verilog
Автор Съобщение
r_p_sanna



Регистриран на: 18-ти октомври 2004 година
Мнения: 69


Post 19-ти Март 2006 18:38

създаване на указатели в Verilog


Здрасти,
Има ли начин да създадете указатели или свързани списъци в Verilog? Мисля, че VHDL позволява създаването на досие, което смятам, че е равностоен на указатели в суровини C. са добре дошли.
Върнете се в началото
Google
AdSense
Google Adsense




Post 19-ти Март 2006 18:38

Реклами




Върнете се в началото
stevepre



Регистриран на: 10-ти май, 2001
Мнения: 92


Post 20 март 2006 година 9:57

Re: създаване на указатели в Verilog


VHDL запис не е указател. Това е само една структура от данни, който съчетава друг вид типове данни в едно.

не. Verilog не предоставя този вид способности, освен ако не използвате система Verilog.
Върнете се в началото
yaseen1



Регистриран на: 20 май 2006 год.
Мнения: 49


Post 31ви януари, 2007 23:00

Re: създаване на указатели в Verilog


Не е възможно да се създаде свързани списъци в Verilog.
Върнете се в началото
aji_vlsi



Регистриран на: 10-ти септември 2004 година
Мнения: 640
Подпомогнат: 72
Местоположение: Бангалор, Индия


Post 01 Feb 2007 5:36

Re: създаване на указатели в Verilog


yaseen1 написа:
Не е възможно да се създаде свързани списъци в Verilog.


Ами, да * * модел свързан списък, въпреки че е хубаво 2-месечен стаж проект може би. Съгласуван е по-лесно с VHDL и дори повече с SV.

Ajeetha, CVC
www.noveldv.com
Върнете се в началото
Арабски версия Българска версия Каталонски версия Чешки език Датската версия Немски език Версия на гръцки език Английска версия Испанска версия Версия на фински език Френски език Хинди версия Хърватски версия Индонезийски версия Италиански език Иврит версия Японска версия Корейски вариант Версия на литовски език Версия на латвийски език Холандски версия Норвежки версия Полска версия Португалски език Румънски версия Руска версия Словашка версия Версия на словенски език Сръбски версия Шведски език Тагалог версия Украински версия Виетнамски версия Китайски версия
Post new topic Reply to topic EDAboard.com Форуми -> ASIC дизайн методики & Инструменти (Digital) -> Създаване на указатели в Verilog
Страница 1 от 1

subj

text

Всички времена са GMT 1 час
Подобни теми:
Указатели в Verilog??? (4)
FIFO указатели - Y само сиво код указателите се използват??? (5)
създаване на схеми в ритъм с Verilog (3)
Указатели (7)
Длъжност указатели в C (9)
указатели в MATLAB? (1)
Разбирателство указатели в C (3)
С език - указатели към функции (4)
Указатели към struct работа (1)
[C] Какво указатели като *** означава? (3)


Злоупотреба | | администратор | | Модератори | | Подкрепете ни | | карта на сайта
RSS тема